Imec belegt die elektrische Leistungsfähigkeit von Metallleitungen mit einem Pitch von 20 nm, die mit High NA EUV Single Patterning hergestellt wurden

Abbildung 1 – Top-down-REM-Aufnahmen von Mäandern (links) und Gabeln (rechts) mit 20 nm Abstand nach der Musterübertragung in eine TiN-Hartmaske. / Figure 1 - Top-down SEM pictures of 20nm pitch meanders (left) and forks (right) after pattern transfer into TiN hard mask.

Abbildung 2 – TEM-Bild metallisierter Drähte mit 20 nm Abstand nach einem chemisch-mechanischen Poliervorgang (CMP). / Figure 2 - TEM picture of metallized 20nm pitch wires after a chemical mechanical polishing (CMP) step.

Diese Woche präsentiert imec, ein weltweit führendes Forschungs- und Innovationszentrum für Nanoelektronik und digitale Technologien, auf der SPIE Advanced Lithography + Patterning die ersten Ergebnisse des elektrischen Tests (e-test), die mit Metallleitungsstrukturen mit einem Pitch von 20 nm erzielt wurden, strukturiert nach Einzelbelichtung mit High-NA-EUV-Lithografie. Messungen an metallisierten schlangenförmigen und gabelförmigen Strukturen zeigen eine gute elektrische Ausbeute, was auf eine geringe Anzahl stochastischer Defekte hindeutet. Die E-Test-Ergebnisse bestätigen die Leistungsfähigkeit des High-NA-EUV-Lithografiescanners und seines umgebenden Ökosystems, Leiterbahnen/Abstände in einer so geringen Dimension zu strukturieren.

Im August 2024 präsentierte imec als erstes Unternehmen branchenrelevante Logik- und DRAM-Strukturen, die mittels eines einzigen Belichtungsschritts mit einer High-NA-EUV-Lithografie strukturiert wurden. Als nächsten entscheidenden Schritt zeigt imec, dass metallisierte Leitungsstrukturen mit einem Abstand von 20 nm, die nach einer einzelnen EUV-Strukturierung mit hoher numerischer Apertur unter Verwendung eines Metalloxid-Negativtonresists (MOR) erhalten wurden, eine Ausbeute von mehr als 90 % aufweisen. Diese Leistungskennzahl wurde an zwei verschiedenen Teststrukturen ermittelt, d. h. an Serpentinen- (oder Mäander-) Strukturen und Gabel-Gabel-Strukturen, die Informationen über stochastische Defekte liefern sollen.

Steven Scheer, Senior Vice President R&D bei imec: „Dies ist die erste Demonstration der elektrischen Ausbeute von Metallleitungen mit einem Pitch von 20 nm, die mit einer Einzel-High-NA-EUV-Strukturierung erzielt wurde. Diese Ergebnisse stellen eine erste Validierung der Fähigkeiten der High-NA-EUV-Lithografie und ihres umgebenden Ökosystems dar, einschließlich fortschrittlicher Resists und Underlayers, Photomasken, Messtechniken, (anamorpher) Bildgebungsstrategien, optischer Proximity-Korrektur (OPC) sowie integrierter Strukturierungs- und Ätztechniken. Wir werden weiterhin mit unserem Strukturierungs-Ökosystem an Prozessen arbeiten, um die Ausbeute weiter zu verbessern und diese Technologien an unsere Fertigungspartner zu übertragen.“

Das imec-ASML High NA EUV-Ökosystem umfasst Partner wie führende Chiphersteller, Material- und Resistlieferanten, Maskenlieferanten und Messtechnik-Experten, die alle zusammenarbeiten, um die High-NA EUV-Lithografie für die Halbleiterfertigung der nächsten Generation im Sub-2-nm-Bereich zu entwickeln und zu optimieren.

„E-Tests sind ein wichtiger Schritt bei der High-NA-EUV-Validierung“, ergänzt Philippe Leray, Leiter der Abteilung für fortgeschrittene Strukturierung bei imec. “Diese E-Test-Ergebnisse zeigen uns auch den Weg in die Zukunft. In Kombination mit der E-Beam-Inspektion geben Leitfähigkeitsmessungen von metallisierten Serpentinen- und Gabeln-Gabel-Strukturen Aufschluss über die stochastischen Defekte (d. h. Brüche bzw. Brücken), die zu einer geringeren Ausbeute führen. Diese Erkenntnisse unterstützen unsere Ökosystempartner bei der Entwicklung von Strategien zur Minderung stochastischer Defekte. Eine unserer laufenden Bemühungen konzentriert sich auf die Optimierung der Resistleistung im Hinblick auf die Reduzierung der Dosis-Ausbeute bei minimalen Auswirkungen auf stochastische Fehler, eine Aufgabe, die wir in enger Zusammenarbeit mit der Resist-Community angehen.“