Scale4Edge startet in zweite Projektphase: Fehlertolerantes System beim Auftakttreffen vorgestellt

Dr.-Ing. Markus Ulbricht präsentierte beim Auftakttreffen in Kaiserslautern die IHP-Ergebnisse der ersten Projektphase von Scale4Edge. © edacentrum GmbH 2024/Andreas Vörg / Dr Markus Ulbricht presented the IHP results of the first project phase of Scale4Edge at the kick-off meeting in Kaiserslautern. © edacentrum GmbH 2024/Andreas Vörg

Der in Kaiserslautern vorgeführte TETRISC-SoC-Demonstrator mit dem entwickelten Testchip in der Mitte. © IHP 2024/Franziska Wegner / The TETRISC SoC demonstrator presented in Kaiserslautern with the developed test chip in the centre. © IHP 2024/Franziska Wegner

Zukunftsfähige Spezialprozessoren für die Technologiesouveränität in Deutschland standen auf der Tagesordnung der gemeinsamen Veranstaltung der vom Bundesministerium für Bildung und Forschung (BMBF) geförderten Projekte KI-Mobil, KI-Power und Scale4Edge. In zwei Phasen werden Entwicklungsplattformen für zukunftsfähige Spezialprozessoren (ZuSE) mit Fokus auf Hardware für Edge-Anwendungen und KI-Prozessoren für den Automotive-Bereich entwickelt. Die Auftaktveranstaltung in Kaiserslautern läutete Mitte Februar die zweite Projektphase ein. Zum Start wurde über die Rolle von Prozessoren bei den deutschen/europäischen Bemühungen um Halbleitersouveränität diskutiert. Die 30 beteiligten Partner zeigten zudem die Ergebnisse der ersten Phase. Das IHP – Leibniz-Institut für innovative Mikroelektronik aus Frankfurt (Oder) präsentierte dabei den TETRISC-SoC-Demonstrator für ein adaptives und fehlertolerantes Mehrkernsystem. Der auf dieser Basis entwickelte Chip besitzt vier Open-Source-RISC-V-Kerne und ist für die Nutzung in zuverlässigkeitskritischen Umgebungen, wie sie in der Luft- oder Raumfahrt vorherrschen, optimiert.

Die rund 30 Partner der BMBF-ZuSE-Projekte decken ein breites fachliches Spektrum ab und bearbeiten Problemstellungen beispielsweise in den Bereichen Automotive und für den Weltraum. Gemeinsam sind diesen Anwendungen innovative Lösungen, die hohen Anforderungen an leistungsfähige Elektronik, Prozessoren, Rechenleistung bei gleichzeitiger Energieeffizienz, Zuverlässigkeit, Robustheit und Sicherheit. Beim Auftakttreffen gab es daher eine rege Diskussion im Podium, u. a. mit Mario Brandenburg, parlamentarischer Staatssekretär des BMBF, und den drei Projektkoordinatoren, aber auch im Kreise der Teilnehmenden. Beim anschließenden Austausch stellte sich IHP-Projektleiter Dr.-Ing. Markus Ulbricht den Fragen zum TETRISC-SoC-Demonstrator.

„In der ersten Phase des Projektes Scale4Edge haben wir uns vor allem auf den Entwurf des fehlertoleranten Systems mit RISC-V-Kernen konzentriert. Der entstandene Testchip, der auch in dem vorgeführten Demonstrator seinen Einsatz findet, verfügt über drei Sensoren, die die Temperatur, den Alterungsprozess und die Strahlenbelastung überprüfen. Auf dieser Basis kann sich das System in Echtzeit an diese für die Zuverlässigkeit sehr kritischen und teilweise stark veränderlichen Parameter anpassen. Adaptiv können die Kerne ihre Leistungslast untereinander umverteilen und damit übermäßige Hitzeentwicklung vermeiden, was eine Beschädigung des Systems verhindert. Bei erhöhter Strahlung oder starken Alterungseffekten arbeiten sie redundant, sodass über einen Mehrheitsentscheid stets ein verlässliches Ergebnis vorliegt“, erklärt Dr.-Ing. Markus Ulbricht.   „Mit unserer ersten Testversion haben wir vor allem gelernt, wie das System zu entwerfen ist und wo mögliche Schwachstellen liegen. Sie diente zudem der Analyse der Leistungsaufnahme und maximalen Taktfrequenz“, ergänzt er.

In der zweiten Phase wird der entwickelte Chip weiter optimiert und als finaler Schritt einem Bestrahlungstest unterzogen. Zusätzlich will das Team des IHP nicht nur verstärkt auf Open-Source-Systemblöcke setzen, sondern auch das Design soweit wie möglich mit Open-Source-Tools implementieren und das gesamte fehlertolerante System quelloffen zur Verfügung stellen. Das Projekt Scale4Edge läuft in seiner zweiten Phase bis Ende Dezember 2025.

Über Open Source:

Open Source bezeichnet quelloffene, d.h. frei zugängliche Software, Hardware und Methodiken. Die Quellen können frei eingesehen, genutzt, modifiziert und verbreitet werden. Die Community legt bei der Weiterentwicklung Standards und Formate fest. Ein bekanntes Beispiel ist das Open-Source-Betriebssystem Linux, dass seit den 1990er-Jahren eine Alternative zu Windows und MacOS darstellt und in hochperformanten, professionellen Anwendungen zum Einsatz kommt. Ohne Lizenzgebühren und Abhängigkeiten ermöglicht Open Source auch Universitäten und ihren Studierenden, sowie KMU, einen niedrigschwelligen Zugang zu diesen technischen Lösungen.

Das IHP erarbeitet und entwickelt Open-Source-Lösungen im Umfeld der Mikroelektronik.

Über das GitHub-Repository bietet das IHP Zugang zu einem Open-Source-PDK für die SG13G2-BiCMOS-Technologie des Instituts, mit denen Designs für die Fertigung im IHP-Reinraum erstellt werden können.

Der Open-Source-Ansatz ist für mikroelektronische Systeme eine wichtige Komponente zur Realisierung vertrauenswürdiger Elektronik und zur Sicherstellung der technologischen Souveränität Deutschlands und Europas. Das IHP leistet mit seiner Forschung dazu einen wichtigen Beitrag.